本文共 2520 字,大约阅读时间需要 8 分钟。
同步逻辑是指时钟之间具有固定的因果关系,而异步逻辑是指时钟之间没有固定的因果关系。
同步电路中,所有触发器的时钟输入端都连接同一时钟源,因此所有触发器的状态变化与时钟脉冲同步。而异步电路则可以使用不带时钟的触发器和延迟元件,电路中没有统一的时钟,最终的状态变化由外部输入信号直接引起。
时序设计的核心是满足每个触发器的建立时间和保持时间的要求。建立时间是指在时钟上升沿到来之前,触发器的输入数据保持不变的时间;保持时间则是指在时钟上升沿到来之后,输入数据保持不变的时间。因此,D2的建立时间不能超过(T - T1max - T2max),保持时间不能超过(T1min + T2min)。
这是因为触发器内部的状态形成需要一定的时间。若不满足建立和保持时间,触发器会进入亚稳态,输出信号不稳定。因此,通常使用两级触发器来同步异步输入信号,确保异步输入信号的稳定进入下一级逻辑。
亚稳态是指触发器无法在规定时间内稳定在一个确定的状态。两级触发器的工作原理是,第一级触发器的输入若不满足建立保持时间,其输出为亚稳态,但经过恢复时间后,其输出会稳定,且稳定值必须满足第二级触发器的建立时间,从而避免亚稳态传播。
系统的工作频率由最小时钟周期决定,而流水线设计的核心思想是通过插入触发器和优化组合逻辑延迟,使系统能够在更短的时钟周期内完成数据处理。最小时钟周期应满足.tc0 + tdelay + tsetup。
时序约束主要包括周期约束、偏移约束和静态时序路径约束。附加全局约束时,应定义所有时钟域,并对逻辑路径和输入输出路径进行约束。附加专门约束时,则需重点处理分组路径、快慢速例外路径和特殊路径。
新增约束可以提高设计频率,确保时序分析工具正确验证设计,并指定芯片级和引脚信息。
重点应放在低功耗、可靠性和测试性设计上,同时关注高速串行IO和异步FIFO架构的应用。
可采用保持寄存器加握手信号、异步FIFO或专用电路结构进行同步。
FPGA是可编程ASIC,资源丰富但速度有限;CPLD则资源有限,速度快,适合对特殊算法有要求的控制逻辑电路。
锁存器电平敏感,适用于异步信号同步;触发器分为上升沿和下降沿触发,相当于两个锁存器串联。
主要包含block ram和分布式ram(通过LUT配置),优先使用block ram以节约资源。
时钟抖动是指芯片内部时钟周期波动的情况。
应通过PLL、DLL或DCM来调制时钟,避免对时钟信号进行逻辑操作以免导致抖动。
异步电路延时可通过buffer或双级触发器实现;同步电路延时主要通过触发器计数器或触发器延迟实现。
优先使用block ram资源,合理分布ram资源,注意ram容量和访问方式以满足设计需求。
可以通过OC门实现,输出端需加上拉电阻以避免高电平剧烈变化。
通过滤波电路、选信号或增加冗余项等措施来消除竞争和冒险现象。
常用器件原语包括IBUFG、BUFGP等,用于全局时钟和PLL调制。
LUT通过固定地址存储逻辑结果,输入信号选择对应地址进行查表,输出结果。
前端并无严格界限,涉及详细设计与验证;后端重点在物理设计与工艺布铺。
CMOS可直接驱动TTL,或需在TTL输出端加上拉电阻以匹配电平。
同步复位在时钟边沿复位,异步复位不受时钟控制,需更高的复位信号质量。
Moore状态机输出仅与当前状态有关;Mealy状态机输出与输入值和当前状态有关。
结合两级触发器或异步FIFO实现信号同步。
静态分析仅需穷尽路径分析,运行效率高;动态分析依赖测试向量,无法覆盖所有路径。
P管宽长比应略大于N管,以保证上升和下降时间一致。
Latch电平触发,而Register边沿触发,更适合同步电路设计。
用几何形状描述状态转移规律,展示输出与输入的关系。
SRAM存取速度快但容量小,Flash存取速度慢但容量大且数据持久,DRAM需要持续刷新。
包括频分、时分、码分、波分多路复用。
包括电流定律和电压定律,定义电路中各节点之间的电流状态关系。
通过输出电量施加到输入,常用于放大器和稳态源电路。
无源滤波器由无源元件组成,而有源滤波器集成运放,具有更好的驱动能力。
OTP片是一次性编程存储器,适合需要快速更新的应用;MTP片则支持多次编程。
首先检查电源电压和晶振是否正常,复位电压是否稳定。
建立时间和保持时间应满足:Tsetup ≤ T - T2max,Thold ≤ T2min。
所有内容将被改写为自然流畅的技术文档形式,去掉任何“首先”、“其次”等词汇,并在适当位置添加关键词优化。
转载地址:http://lquuk.baihongyu.com/